ÄúµÄλÖãºÍøÕ¾Ê×Ò³ > µçÄÔάÐÞÅàѵ > ÕýÎÄ >
FPGA¹¤×÷Á÷³ÌÏê½â
À´Ô´£º ÈÕÆÚ£º2013-6-18 21:24:01 ÈËÆø£º±êÇ©£º
ºËÐÄÌáʾ£º
FPGAµÄÔÎÄÊÇ Field Programmable Gate Array Ôª¼þ¿É±à³ÌÂß¼ÃÅÕóÁУ¬ÊÇÒ»¸öº¬Óпɱà¼Ôª¼þµÄ°ëµ¼ÌåÉ豸£¬ÊÇÒ»¸ö¿É¹©Ê¹ÓÃÕß³Ìʽ»¯µÄÂß¼ÃÅÔª¼þ¡£
ĿǰÒÔÓ²¼þÃèÊöÓïÑÔ£¨Verilog »ò VHDL£©ËùÍê³ÉµÄµç·Éè¼Æ£¬¿ÉÒÔ¾¹ý¼òµ¥µÄ×ÛºÏÓë²¼¾Ö£¬¿ìËÙµÄÉÕ¼ÖÁ FPGA ÉϽøÐвâÊÔ£¬ÊÇÏÖ´ú IC Éè¼ÆÑéÖ¤µÄ¼¼ÊõÖ÷Á÷¡£ÕâЩ¿É±à¼Ôª¼þ¿ÉÒÔ±»ÓÃÀ´ÊµÏÖһЩ»ù±¾µÄÂß¼Ãŵç·£¨±ÈÈçAND¡¢OR¡¢XOR¡¢NOT£©»òÕ߸ü¸´ÔÓһЩµÄ×éºÏ¹¦ÄܱÈÈç½âÂëÆ÷»òÊýѧ·½³Ìʽ¡£ÔÚ´ó¶àÊýµÄFPGAÀïÃæ£¬ÕâЩ¿É±à¼µÄÔª¼þÀïÒ²°üº¬¼ÇÒäÔª¼þÀýÈç´¥·¢Æ÷£¨Flip£flop£©»òÕ߯äËû¸ü¼ÓÍêÕûµÄ¼ÇÒä¿é¡£
ϵͳÉè¼ÆÊ¦¿ÉÒÔ¸ù¾ÝÐèҪͨ¹ý¿É±à¼µÄÁ¬½Ó°ÑFPGAÄÚ²¿µÄÂß¼¿éÁ¬½ÓÆðÀ´£¬¾ÍºÃÏñÒ»¸öµç·ÊÔÑé°å±»·ÅÔÚÁËÒ»¸öоƬÀï¡£Ò»¸ö³ö³§ºóµÄ³ÉÆ·FPGAµÄÂß¼¿éºÍÁ¬½Ó¿ÉÒÔ°´ÕÕÉè¼ÆÕß¶ø¸Ä±ä£¬ËùÒÔFPGA¿ÉÒÔÍê³ÉËùÐèÒªµÄÂß¼¹¦ÄÜ¡£
FPGAÒ»°ãÀ´Ëµ±ÈASIC£¨×¨Óü¯³ÉоƬ£©µÄËÙ¶ÈÒªÂý£¬ÎÞ·¨Íê³É¸´ÔÓµÄÉè¼Æ£¬¶øÇÒÏûºÄ¸ü¶àµÄµçÄÜ¡£µ«ÊÇËûÃÇÒ²ÓкܶàµÄÓŵã±ÈÈç¿ÉÒÔ¿ìËÙ³ÉÆ·£¬¿ÉÒÔ±»ÐÞ¸ÄÀ´¸ÄÕý³ÌÐòÖеĴíÎóºÍ¸ü±ãÒ˵ÄÔì¼Û¡£³§ÉÌÒ²¿ÉÄÜ»áÌṩ±ãÒ˵ĵ«ÊDZà¼ÄÜÁ¦²îµÄFPGA¡£ÒòΪÕâЩоƬÓбȽϲîµÄ¿É±à¼ÄÜÁ¦£¬ËùÒÔÕâЩÉè¼ÆµÄ¿ª·¢ÊÇÔÚÆÕͨµÄFPGAÉÏÍê³ÉµÄ£¬È»ºó½«Éè¼Æ×ªÒÆµ½Ò»¸öÀàËÆÓÚASICµÄоƬÉÏ¡£ÁíÍâÒ»ÖÖ·½·¨ÊÇÓÃCPLD£¨¸´Ôӿɱà³ÌÂß¼Æ÷¼þ±¸£©¡£
ÔçÔÚ1980Äê´úÖÐÆÚ£¬FPGAÒѾÔÚPLDÉ豸ÖÐÔú¸ù¡£CPLDºÍFPGA°üÀ¨ÁËһЩÏà¶Ô´óÊýÁ¿µÄ¿ÉÒÔ±à¼Âß¼µ¥Ôª¡£CPLDÂß¼ÃŵÄÃܶÈÔÚ¼¸Ç§µ½¼¸Íò¸öÂß¼µ¥ÔªÖ®¼ä£¬¶øFPGAͨ³£ÊÇÔÚ¼¸Íòµ½¼¸°ÙÍò¡£
CPLDºÍFPGAµÄÖ÷񻂿±ðÊÇËûÃǵÄϵͳ½á¹¹¡£CPLDÊÇÒ»¸öÓеãÏÞÖÆÐԵĽṹ¡£Õâ¸ö½á¹¹ÓÉÒ»¸ö»òÕß¶à¸ö¿É±à¼µÄ½á¹ûÖ®ºÍµÄÂß¼×éÁкÍһЩÏà¶ÔÉÙÁ¿µÄËø¶¨µÄ¼Ä´æÆ÷¡£ÕâÑùµÄ½á¹ûÊÇȱ·¦±à¼Áé»îÐÔ£¬µ«ÊÇÈ´ÓпÉÒÔÔ¤¼ÆµÄÑÓ³Ùʱ¼äºÍÂß¼µ¥Ôª¶ÔÁ¬½Óµ¥Ôª¸ß±ÈÂʵÄÓŵ㡣¶øFPGAÈ´ÊÇÓкܶàµÄÁ¬½Óµ¥Ôª£¬ÕâÑùËäÈ»ÈÃËü¿ÉÒÔ¸ü¼ÓÁé»îµÄ±à¼£¬µ«Êǽṹȴ¸´ÔӵĶࡣ
CPLDºÍFPGAÁíÍâÒ»¸öÇø±ðÊÇ´ó¶àÊýµÄFPGAº¬Óи߲ã´ÎµÄÄÚÖÃÄ£¿é£¨±ÈÈç¼Ó·¨Æ÷ºÍ³Ë·¨Æ÷£©ºÍÄÚÖõļÇÒäÌå¡£Ò»¸öÒò´ËÓйصÄÖØÒªÇø±ðÊǺܶàеÄFPGAÖ§³ÖÍêÈ«µÄ»òÕß²¿·ÖµÄϵͳÄÚÖØÐÂÅäÖá£ÔÊÐíËûÃǵÄÉè¼ÆËæ×ÅϵͳÉý¼¶»òÕß¶¯Ì¬ÖØÐÂÅäÖöø¸Ä±ä¡£Ò»Ð©FPGA¿ÉÒÔÈÃÉ豸µÄÒ»²¿·ÖÖØÐ±༶øÆäËû²¿·Ö¼ÌÐøÕý³£ÔËÐС£
¡¾¿´¿´ÕâÆªÎÄÕÂÔڰٶȵÄÊÕ¼Çé¿ö¡¿
Ïà¹ØÎÄÕÂ
- ÉÏһƪ£º BIOSÃÜÂëÉèÖü°ÆÆ½â
- ÏÂһƪ£º CPUζȹý¸ßÔÒò¼°½â¾ö°ì·¨